传统上，IC芯片与外部的电气连接是用金属引线以键合的方式把芯片上的I／O连至封装载体并经封装引脚来实现。随着IC芯片特征尺寸的缩小和集成规模的扩大，I／O的间距不断减小、数量不断增多。当I／O间距缩小到70 um以下时，引线键合技术就不再适用，必须寻求新的技术途径。晶元级封装技术利用薄膜再分布上艺，使I／O可以分布在IC芯片的整个表面上而不再仅仅局限于窄小的IC芯片的周边区域，从而解决了高密度、细间距I／O芯片的电气连接问题。
在众多的新型封装技术中，晶元级封装技术最具创新性、最受世人瞩目，是封装技术取得革命性突破的标志。晶元级封装技术以晶元为加工对象，在晶元上同时对众多芯片进行封装、老化、测试，最后切割成单个器件。它使封装尺寸减小至IC芯片的尺寸，生产成本大幅度下降。晶元级封装技术的优势使其一出现就受到极大的关注并迅速获得巨大的发展和广泛的应用。在移动电话等便携式产品中，已普遍采用晶元级封装型的EPROM、IPD（集成无源器件）、模拟芯片等器件。采用晶元级封装的器件门类正在不断增多，晶元级封装技术是一项正在迅速发展的新技术。为了提高晶元级封装的适用性并扩大其应用范围，人们正在研究和开发各种新型技术同时解决产业化过程中出现的问题，开展对晶元级封装技术的现状、应用和发展进行研究。
2 晶元级封装
WLP的最初萌芽是由用于移动电话的低速I／O（low-I／O）、低速晶体管元器件制造带动起来的，如无源的片上感应器和功率传输ICs等，目前WLP正处于发展阶段，受到蓝牙、GPS（全球定位系统）元器件以及声卡等应用的推动，需求正在逐步增长。当发展到3G手机生产阶段时，预计各种各样的手机内容全新应用将成为WLP的又一个成长动力，其中包括电视调谐器（TV tuners）、调频发射器（FM transmitters）以及堆栈存储器等。随着存储器件制造商开始逐步实施WLP，将引领整个行业的模式化变迁。目前，晶元级封装技术已广泛用于闪速存储器、EEPROM、高速DRAM、SRAM、LCD驱动器、射频器件、逻辑器件、电源／电池管理器件和模拟器件（稳压器、温度传感器、控制器、运算放大器、功率放大器）等领域。晶元级封装主要采用薄膜再分布技术、凸点形成两大基础技术。前者用于把沿芯片周边分布的焊接区域转换为在芯片表面上按平面阵列形式分布的凸点焊区。后者则用于在凸点焊区上制作凸点，形成焊球阵列。
3 薄膜再分布WL-CSP
膜再分布WL-CSP是当今使用最普遍的工艺。因为它的成本较低，非常适合大批量、便携式产品板级应用可靠性标准的要求。如同其它的WLP一样，薄膜再分布WL-CSP的晶元仍采用常规晶元工艺制作。在晶元送交WLP供货商之前，要对晶元进行测试，以便对电路进行分类和绘出合格电路的晶元图。晶元在再分布之前，先要对器件的布局进行评估，以确认该晶元是否适合于进行焊球再分布。
一种典型的再分布工艺，最终形成的焊料凸点呈面阵列布局，该工艺中，采用BCB作为再分布的介质层，Cu作为再分布连线金属，采用溅射法淀积凸点底部金属层（UBM），丝网印刷法淀积焊膏并回流，其中底部金属层工艺对于减少金属间化合反应和提高互连可靠性来说十分关键。 再分布工艺就是在器件表面重新布置I／O焊盘。图3示出了键合闪速存储器上再分布的情形。从图中可见，闪速存储器芯片四边上的原有焊盘转换成了凸点阵列。在此实例中，器件表面使用了两层介质层，中间夹有的一层再分布金属化层用于改变I／O的分布。在这工序之后，电镀上焊球凸点，于是芯片就变成了WLP产品。
将引线键合焊盘设计再分布成焊球阵列焊盘的缺点是：生产的WLP产品在器件设计、结构或制造成本方面不可能是最佳。但是，一旦证明其技术上可行，那么就可对这种电路重新设计，于是就可以消除外加再分布。这种情况已成共识。为此，特别定义了一种双相判定程序。下一代的变化可能是在芯片最后金属层内集成再分布层，或者是一种用以改进性能的最短信号线的新设计。
重新设计可能需要补充新的软件工具。由于重新设计可消除外加的再分布工序和相关工艺，因此，重新设计的信号、电源和接地线的结构非常低廉。聚合物用于硅片平坦化，对芯片提供必要的保护，以及用作标准的表面涂敖。对于薄膜再分布WLP来说，单层聚合物WLP方法不失为一种成本--效益更佳的设计。
4 晶元级微凸点的制作
引线键合自50年前诞生以来，一直被认为是一种通用的、可靠的互连技术。但是，随着移动通信、因特网电子商务无线接入系统及蓝牙系统与伞球定位系统（GPS）技术的高速发展，手机已成为高密度存储器最强、最快的增长动力，它正在取代PC成为高密度存储器的技术驱动，对更低成本、更小外形、更高速的器件性能、更长的电池寿命、更好的散热、“绿色”工艺和更高的器件可靠性的需求，使得设计人员把目光投向倒装芯片凸点互连技术，以取代传统的引线键合技术。
铅锡凸点技术发展的关键技术推动力来自持续的器件尺寸紧缩。在130nm技术标准下，约有30%的逻辑芯片需要凸点技术。但是在90 nm技术标准下，这一数据跃升到60%，当发展到了65 nm器件量产制造时，金凸点技术的需求则攀升至80%以上。
WLP以BGA技术为基础，是一种经过改进和提高的CSP。有人又将WLP称为晶元级芯片尺寸封装（WLP-CSP）它不仅充分体现了BGA、CSP的技术优势，而且是封装技术取得革命性突破的标志。晶元级封装技术采用批量生产工艺制造技术，可以将封装尺寸减小至IC芯片的尺寸，生产成本大幅度下降，并且把封装与芯片的制造融为一体，将彻底改变芯片制造业与芯片封装业分离的局面。正因为晶元级封装技术有如此重要的意义，所以，它一出现就受到极大的关注并迅速获得巨大的发展和广泛的应用。4．1 凸点下金属化层（UBM）
在倒装芯片互连方式中，UBM层是IC上金属焊盘和金凸点或焊料凸点之间的关键界面层。该层是倒装芯片封装技术的关键因素之一，我本沉默页游私服，并为芯片的电路和焊料凸点两方面提供高可靠性的电学和机械连接。凸点和I／O焊盘之间的UBM层需要与金属焊盘和晶圆钝化层具有足够好的粘结性；在后续工艺步骤中保护金属焊盘；在金属焊盘和凸点之间保持低接触电阻；可以作为金属焊盘和凸点之间有效的扩散阻挡层；并且可以作为焊料凸点或者金凸点沉积的种子层。
UBM层通常是在整个晶圆表面沉积多层金属来实现。用于沉积UBM层的技术包括蒸发、化学镀和溅射沉积。在高级封装中，无论从成本还是技术角度考虑，晶圆凸点制作都非常关键。在晶圆凸点制作中，金属沉积占到全部成本的50%以上。晶圆凸点制作中最为常风的金属沉积步骤是凸点下金属化层（UBM）的沉积和凸点本身的沉积，一般通过电镀工艺实现。